

.jpg)
Cores-Bridge-PQC es un proyecto de investigación desarrollado en colaboración con el Instituto Tecnológico de Castilla y León (ITCL) y financiado por el Ministerio de Industria y Turismo y por la Unión Europea – NextGenerationEU, en el marco del Plan de Recuperación, Transformación y Resiliencia (PRTR), centrado en la criptografía post-cuántica aplicada a comunicaciones seguras. Su objetivo es diseñar y desarrollar una familia de Cores IP modulares para su implementación en FPGA, con potencial adaptación futura a ASIC.
El objetivo principal es desarrollar una solución flexible, escalable y criptoágil que permita establecer túneles criptográficos on-demand, capaces de proteger las comunicaciones frente a las amenazas actuales y futuras derivadas de la computación cuántica.
El proyecto busca facilitar la transición hacia la criptografía post-cuántica sin necesidad de transformar por completo las infraestructuras existentes, ofreciendo una arquitectura especializada que permita proteger el tráfico de red de forma transparente, eficiente y con baja latencia.
Asimismo, se pretende desarrollar componentes reutilizables que puedan integrarse tanto en una solución completa de comunicaciones seguras como en otros sistemas que requieran funcionalidades criptográficas o de red específicas.
En colaboración con el Instituto Tecnológico de Castilla y León (ITCL), el proyecto contempla el diseño y desarrollo de una arquitectura modular de hardware y comunicaciones basada en los siguientes ámbitos de trabajo:
- Desarrollo de Cores IP criptográficos: diseño en RTL mediante VHDL de componentes hardware para implementar mecanismos de criptografía post-cuántica, incluyendo ML-KEM y ML-DSA, así como criptografía simétrica mediante AES.
- Desarrollo del sistema de túnel criptográfico: implementación de funcionalidades TCP/IP para gestionar el tráfico de red que debe circular a través de un canal seguro.
- Integración de los componentes en FPGA: desarrollo de una solución capaz de cifrar y descifrar las comunicaciones de forma transparente, minimizando las modificaciones necesarias en los sistemas existentes.
- Diseño de una arquitectura modular y criptoágil: desarrollo de componentes reutilizables y adaptables que permitan actualizar o sustituir algoritmos criptográficos en función de la evolución de los estándares y las necesidades de seguridad.
- Evaluación de la solución: análisis de su funcionamiento, rendimiento, latencia y capacidad de adaptación a diferentes escenarios de aplicación.
Estas actividades están orientadas a facilitar la incorporación de mecanismos de protección post-cuántica en comunicaciones punto a punto, entornos industriales, dispositivos IoT e infraestructuras de red.
El proyecto está orientado a obtener una familia de Cores IP criptográficos post-cuánticos y una arquitectura de túnel seguro implementable en FPGA, con potencial aplicación en futuros desarrollos ASIC.
Entre los resultados esperados destacan:
- Componentes criptográficos modulares y reutilizables, preparados para su integración en diferentes sistemas hardware.
- Una solución de comunicaciones seguras basada en FPGA, capaz de establecer túneles criptográficos entre dispositivos y proteger el tráfico seleccionado.
- Mayor capacidad de adaptación frente a amenazas cuánticas, mediante la incorporación de mecanismos de criptografía post-cuántica.
- Una arquitectura criptoágil y escalable, que facilite la evolución de los algoritmos y la adaptación a nuevos requisitos de seguridad.
- Una alternativa para reforzar infraestructuras existentes, reduciendo la necesidad de realizar modificaciones profundas en los sistemas de red.
La colaboración entre Tinámica e ITCL contribuye al desarrollo de soluciones innovadoras de ciberseguridad hardware, orientadas a impulsar comunicaciones más seguras, eficientes y preparadas para los retos de la computación cuántica.
Se adjunta el whitepaper completo de Cores-Bridge-PQC, que recoge en detalle el planteamiento técnico, la arquitectura de la solución y los principales aspectos de investigación y desarrollo del proyecto.